⑩ 日本国特許庁(JP) ⑪ 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平1-100638

(3) Int Cl.4

庁内整理番号 識別記号

匈公開 平成1年(1989)4月18日

G 06 F 11/14 9/38 3 1 0 3 8 0

N-7368-5B A-7361-5B

審査請求 未請求 発明の数 1 (全9頁)

❷発明の名称

命令リトライ制御方式

願 昭62-259341 到特

御出 願 昭62(1987)10月14日

野 ⑫発 明 者 明 者 Ш 野 ⑫発

茂幸 孝 三 東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 の出 願 人

東京都港区芝5丁目33番1号

四代 理 人 弁理士 柳 川 信

朗

1. 発明の名称

命令リトライ制御方式

2、特許請求の範囲

パイプラインの長さの異なる演算制御手段を有 する命令リトライ制御方式であって、前記演算制 御手段からの演算結果を格納するソフトウェアピ ジブル格納手段と、このソフトウェアビジブル格 納手段の内容がある命令に対していくつ更新され たかを示す値を表示するレジスタセーブバッファ カウンタ手段と、どの命令がいくつ前記ソフトウ ェアピシプル格納手段の内容を更新し前記レジス タセーブバッファカウンタ手段のどの値が表示さ れているかを認識し制御する手段とを含むことを 特徴とする命令リトライ制御方式。

3 . 発明の詳細な説明

技術分野

本発明はリトライ制御方式に関し、特に間欠降 客の救済を行うための命令リトライ制御方式に関 する。

従来技術

従来のパイプライン処理型情報処理装置でのパ イプライン処理は次のようにして行われる。第4 図を参照すると、このパイプライン処理の一例で は、アドレス手段により命令キャッシュから命令 を取出す命令取出(IF)ステージ、このステージ で取出された命令を命令レジスタに格納したあと この命令のオペランドにもとづきアドレス加算器 で論理アドレスを生成するオペランドアドレス生 成(AC)ステージ、このステージで生成された論 理アドレスを論理アドレスレジスタに格納した後 アドレス変換バッファで論理アドレスを物理アド レスに変換するアドレス変換(AT)ステージ、こ のステージで変換された物理アドレスを物理アド レスレジスタに格納したあと、この物理アドレス でオペランドキャッシュをアクセスし、オペラン ドを読出すオペランドキャッシュアクセス (CA) ステージ、このステージで読出されたオペランド を実行レジスタに格納したあと演算器で演算する 演算実行(EX)ステージ、及びこのステージで演算された結果を格納する結果格納(ST)ステージの6つのステージに分割されている。

この各ステージは一般には1マシンサイクルルタイム t が割当てられ、この入力端から1マシンサイクルサイクルをおけたの人のステージではかられたののステージではから、出力はない。このうち演算ステージに分割されており、これは1マシンサイクルタイム t 以上の時間を必要とする。

第5 図を参照すると、演算器の左側には浮動小小数点の演算を行うパイプラインステージが構成されてプラインステージが構成されての演算を行うパイプラインステージが構成されている。このような構成でした。 固定小数点演算の しょうにも 関のかかわらず ステージで 演算が 終了して シに合せた 固定の ステージで 次アステージに合せた 固定して スタ の 配置される マング 顕整が 行われる ため か ウンタ の 更新は長い 左 側の 浮動 小数 点用パイ

- 3 -

タセーブバッファカウンタ手段と、どの命令がいくつ前記ソフトウェアビジブル格納手段の内容を更新し前記レジスタセーブカウンタ手段のどの値が表示されているかを認識し制御する手段とを含む構成である。

実 施 例

次に本発明の一実施例について図面を参照して詳細に説明する。

 フラインによる命令カウンタの更新時まで待たれることになる。 従って、 固定レジスクを何段も重ねる必要があり、またその制御回路も必要となってハードウェアの増大を招くことになる。 その上、演算結果は固定レジスタを順次流れることになり、後続の命令のこの演算実行ステージへの導入が遅近されるという欠点も招く。

発明の目的

本発明の目的は、後続の命令に早く更新されたソフトビジブルレジスタのデータを渡すことにより、演算速度の向上をはかり、少ないハードウェで高いリトライ本を得るようにした命令リトライ制御方式を提供することにある。

発明の構成

本発明の方式は、パイプラインの長さの異なる。演算制御手段を有する命令リトライ制御方式であって、前記演算制御手段からの演算結果を格納するソフトウェアビジブル格納手段と、このソフトウェアビジブル格納手段の内容がある命令に対していくつ更新されたかを示す値を表示するレジス

- 4 -

番号を格納する第1番号レジスタRNO 5、演算制 如郎1から線104 を介して与えられるレジスタ 2 用更新データを格納する更新データレジスタRDR 6、第1更新指示レジスタPCC 3からの更新指示 信号を格納する第2更新指示レジスタPCC゚7、第 1種別指示レジスタRID 4からの種別指示信号を 格納するRID'8、第1番号レジスタRHO 5からの レジスタ番号を格納する第2番号レジスタRHO'9、 ソフトウェアビジブルレジスタ2からの書込前デ - タを格納する読出データレジスタ RDR' 1 O 、ソ フトウェアビジブルレジスタ2の更新に応答して 更新前のデータをレジスタセーブバッファ13に 書込む指示をし、リカバーに応答してレジスタセ - ブパッファ 1 3 内の有効データをすべてソフト ウェアビジアルレジスタ2に鶴戻すように指示す るレジスタセーブバッファセーブ/リカバー制御 部11、この制御部11の指示に応答して更新前 のデータを記憶し有効データを読出すレジスタセ - ナハッファ13、このレジスタセーブバッファ 13に対しクリア指示を行うレジスタセーブバッ

ファクリア制御部21、線 115 を介して前記レジ スタセーブバッファ13にセーブアドレスを供給 するセーアアドレスレジスタSBA 12、このレジ スタ SBA 12の内容を更新するためのカウンタ CM T 14、命令カウンタ17、この命令カウンタ1 7の内容を更新するためのCNT 18、 障害処理を 制御し線108 を介して障害検出信号を送出し線11 1 を介してセーブ/リカバー制御部11にリカバ 一 指 示 信 号 を 送 出 す る 障 害 処 理 制 御 部 1 6 、 糠 10 8 を介して与えられる障害検出信号に応答して命 令カウンタ17の内容の更新を制御する命令カウ ンタ更新制御部15、ある命令がいくつのソフト ウェアビジブルレジスタ2の内容を更新したかを 示す値を保持するレジスタセーブバッファカウン タ20、及び演算部における複数の段数の異なる パィプラィンにょりソフトウェアピジプルレジス タ2の更新順序は演算部に入るまでのシリアルな 命令順序とは一致しなくなるために、どの命令が いくつソフトウェアビジブルレジスタ2の値を更 新しその値であるカウント数をレジスタセーブパ

- 7 -

数点演算にともない更新すべきソフトウェアビジ プルレジスタ2種別信号をパイプラインの最初の ステージのみで保持するレジスタ62及び63、 固定小数点演算にともない更新すべきソフトウェ アピジブルレジスタのレジスタ番号をパイプライ ンの最初のステージのみで保持するレジスタ64 及び65、固定小数点演算を行うためのレジスタ 66及び67と演算器68、浮動小数点用レジス タ36及び固定小数点用レジスタ61のどちらか 一方からの更新指示信号を選択して線101 に送出 するセレクタ69、浮動小数点用レジスタ42及 び固定小数点用レジスタ63のどちらか一方から の種別信号を選択して線102 に送出するセレクタ 70、浮動小数点用レジスタ48及び固定小数点 用レジスタ65のどちらか一方からのレジスタ番 号を**選択して**線 103 に送出するセレクタ71、及 び浮動小数点用レジスタ54及び固定小数点用レ ジスタ67のどちらか一方からの演算結果を選択 して線104 に送出するセレクタ72を含む。

まず、本発明の一実施例の前提となる動作につ

ッファカウンタ 2 0 の中のどのカウンク(I)、 (I) または(II) が保持しているかを認識し制 御するレジスタパッファカウンタ制御部 1 9 を含む。

第2図を参照すると、第1図の演算制御部1は 5段のパイプラインで形成されており、浮動小数 点複算にともないソフトウェアビジブルレジスタ 2 用更新指示信号を夫々のステージ(段)で保持 するレジスタ群31~36、浮動小数点演算にと もない更新すべきソフトウェアビジブルレジスク 2 種 別 信 号 を パ イ プ ラ イ ン の 各 ス テ ー ジ で 仅 持 す るレジスタ群37~42、浮動小数点洞算にとも ない更新すべきソフトウェアピジブルレジスタ 2 のレジスタ番号をパイプラインの各ステージで保 持するレジスタ群43~48、浮動小数点演算を 行うためのレジスタ群49~54と、桁合せ回路 55及び59と、演算器群56~58、固定小数 点演算にともないソフトウェアビジブルレジスタ 2 用 更 新 指 示 信 号 を パ イ プ ラ イ ン の 段 初 の ス テ ー ジのみで保持するレジスタ60及び61、周定小

いて詳細に説明する。まず、先行する命令 A は浮動小数点演算命令のように長いパイプライン演算

- 8 -

処理を必要とするものとする。

第3回を参照すると、サイクル1で命令AMが命の会は「IF)ステージの処理により取出される(AC)の処理により取出されるとと、サイクル1で命令AMがののの変質が行われる。として、サイクル2では、サイクル2では、サイクル2では、サイクル2では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクル3では、サイクの変質が行われる。のの変質が行われる。

命令Cに関しては、命令Bに続いてサイクル3から命令取出(IF)、アドレス生成(AC)、アドレス変換(AI)及びキャッシュアクセス(CA)の

処理がなされたあと、サイクル 8 から 1 バイト 固定小数点データの演算が行われる。

第1図、第2図及び第3図を参照すると、命令Aの演算はサイクル5で桁合せ回路55により桁合せ処理がなされたあと、サイクル6.7及び8で演算器群56.57及び58により浮動小数点演算が行われる。

一方、命令 B のオペランドはサイクル 5 で で 取 中 の 1 6 ピットのデータ が 算 2 6 8 により 河 ク ル 7 で 改 算 3 6 8 により 河 ク ル 7 で 改 算 5 4 により 次 り て ア ク レ ア ー タ レ ジスタ 6 に は サ イ ク ル 7 で ス タ 6 に せ ットされる。

次にソフトウェアビジブルレジスタ 2 からの tst 出及び書込動作について詳細に説明する。

第1図及び第3図を参照すると、サイクル7で 更新データレジスタ6への演算結果のセットとと もに、更新指示レジスタPCC 3に更新指示信号が

- 11 -

及びレジスタ 9 からのレジスタ番号がレジスタセーブバッファ 1 3 に格納される。

この時有効性ピットは"1"とされ、セーブ/ リカバー制御部11から線116 を介してライト指示信号が与えられるとともに、アドレスレジスタ 12から線115 を介してアドレス"1"が与えられる。このとき、レジスタ8からの種別指示信号

- 12 -

サイクル 9 はサイクル 8 と同じ動作が次の命令 またはデータに対して行われる。

本発明の特徴は、このステージEX5で簡符実行中に帰審が検出された場合の命令リトライにある。すなわち、降審検出は降審処理制御部16は線108を介して命令カウンタ更新制御部15に通知される。サイクル10でこの制御部15は制御部1

ジアルレジスタ2の更新は、次のレジスタセーブ バッファカウンタ(E)を+1ずつカウントアップしながら行われる。

なお、タイムチャートでは、図示されていないが、命令カウンタ17の更新に応答して、そ(I) からするレジスタセーブバッファカウント数だけ、レジスタセーブバッファ13内のデータがらいからレジスタセーブバッファ13内のデータがり、レジスタセーブバッファ13内の更新になのかったのもったのとの上後述するリカバー動作を容易にする。ためでもある。

 この動作を第1を第1を3を終照して詳細に説明する。

 第1を3を発照すると、線108を介して障害処理制

 10を3を1
 10を3
 10を3

- 15 -

ずつカウントダウンされ、サイクル12~15に おいて、レジスタセーブバッファの内容がソフト ウェアビジブルレジスタ2にリカバーされ、命令 リトライが開始される。この動作を以下詳述する。

このソフトウェアビジプルレジスタ2へのデー

ッファカウンタ制御部 1 9 は線 119 を介してレジスタセーブバッファカウンタ 2 0 内の更新された命令に対応するカウンタの情報を線 120 を介してレジスタセーブバッファクリア制御部 2 1 に通知するよう指示する。

降 客 発 生 が 降 客 処 理 部 へ 報 告 さ れ る と 、 命 令 リ ト ラ ィ を 開 始 す る た め の リ カ パ ー 処 理 が 、 サ イ ク ル 1 1 か ら 行 わ れ る 。 レ ジ ス タ セ ー フ バ ッ フ ァ ア ド レス レ ジ ス タ 1 2 で 示 さ れ た ア ド レ ス か ら - 1

- 16 -

タリカバー完了後、レジスタセーブバッファセーブバッカバー制御部11から線 123 を介して与えられるクリア指示によりレジスタセーブバッ うった かっかっかい 数がりセットされる。これにより、命令リトライ可能状態となり、降野にから保持し続けている命令カウンタの値から命令をやり直すことができる。

この実施例では説明の便宜上、パイプラインを 浮動小数点用演算パイプラインと固定小数点用演 算パイプラインとの2本で説明したが、本発明は これに限定されず3以上の演算パイプラインでも 実施可能である。

発明の効果

以上説明したように、本発明によれば、データが決定されるとソフトウェアビジブルレジスタの内容をすぐに更新し、更新前データをレジスタセーアノリカバーし命令リトライを可能とすることにより、後続の命令に更新されたソフトウェアビジブルレジスタのデータを早く渡してやれるので、 海豚速度の向上を計り、また少ないハードウェア 量で高いリトライ率を得ることができるという効 果がある。

4. 図面の簡単な説明

第 1 図は本発明の一実施例を示す図、第 2 図は
第 1 図の滴筒制御部1 の詳細な構成例を示す図、
第 3 図は本発明の一実施例の動作を説明するための図、第 4 図は本発明の前提となるるパイプライン処理を説明するための図である。

主要部分の符号の説明

1 … … 演算制御部

2 … … ソフトウェアビジブルレジスタ

3~10……レジスタ

1 1 … … レジスタセーフーバッファ

セーブ/リカバー制御部

13 レジスタセーブバッファ

1 5 … … レジスタ命令カウンタ更新制御部

16……降害処理制御

19……レジスタセーブバッファカウンタ

制御部

- 19 -

2 O … … レジスタセーブバッファカウンタ 2 1 … … レジスタセーブバッファクリア 制 御部

> 出願人 日本電気株式会社 代理人 弁理士 初川 信

- 20 -




Fig. 1 新 1 図

第2図

